

複数の小規模FFT回路を並列動作させて実現する 64点FFT回路の設計

Design Wave設計コンテスト2007 Student 部門第1位 チーム日本正彦(廣本正之、日向文彦)


Design Wave 設計コンテスト 2007 の Student 部門第1位 の設計を紹介する. まず、回路規模を小さくすることを目標と してFFT 回路を設計した.次に、スループットを上げるため に、複数の小規模 FFT 回路を並列動作させるマルチコア化を 行った、任意の並列度のRTLコードを自動生成するために、 スクリプト言語を活用した. (編集部)

私たちの所属している研究室では,システムLSIのアー キテクチャや設計方式などについて研究しています、研究 の中でHDLを用いて回路を設計したり, FPGA に実装し て動作させています.

研究室ではほぼ毎年,修士1回生が本コンテストに参加 しています. そこで今年も先輩方に続き,沖縄における発 表会を,さらにはコンテストでの優勝を目指したいと考え ました.コンテストへの参加を通して,与えられた条件, 期間内でハードウェアを設計する経験が得られると思い、 課題の64点FFT回路の設計にチャレンジしました.

まず,回路規模の大半を占めるメモリを重点的に削減 し,コンパクトなFFT回路を作りました.これを元に, スループットを拡張できるマルチコアのフレームワークを 設計しました、ハードウェアの設計や FPGA への実装, ボード上での組み込みシステムの実現などの貴重な経験が できました.

1. 設計方針を考える



何を狙ったアーキテクチャにするのかという所から考え始 めました.

.....

考えられるアプローチとしては、とにかく高いスルー プットを目指す,逆に回路面積をできるだけ小さくする, あるいはそのバランスの取れた設計を目指す,などがあり ます.通常の設計では、システムの要求仕様に応じてある 程度方向性を決めることができます、しかし今回はコンテ ストということで自由度が高く,設計方針の決定には非常 に頭を悩ませました.

当初はスループットもそこそこ高く,回路規模もそれな りに小さくしたバランスの良い設計を目指そうと思ってい ました.性能と面積のトレードオフを考慮した,王道とも 言える設計方針です.しかし,これだと優れた回路はでき ますが, あまりおもしろくありません. せっかくコンテス トに応募するので何か「オモロイ」ことをやろうと思い,ユ ニークな特徴を持たせた設計にしようと思いました.

● とにかく小さく

高いスループットか小さい面積か、どちらかにターゲッ トを絞って攻めてみるのがおもしろいのではないかと考え ました.

ここで, FFT の応用例について簡単に考えてみました. 設計仕様書にも書かれていた通り,64点FFTがよく用い られるのはOFDM(orthogonal frequency division multi plexing; 直交周波数分割多重)方式などの無線通信用途で す.このような用途においてはスループットも重要ですが, リソースの限られたモバイル機器上で動作させるため、小

eyWord

FFT, マルチコア, RADIX-4, バタフライ演算, Design Compiler, FPGA, ML403, Virtex-4FX, スペクトラ ム・アナライザ

規模かつ低消費電力であることが求められます. そこで今 回は,とにかく回路規模の小さなコンパクトなFFT回路 を目指してみることにしました.

● まずは設計仕様書の回路を合成してみる

回路規模を削減すると言っても,演算器を小さくする, RAM やROM を減らすなど、複数の方法が考えられます、 設計仕様書を読むだけではどこに着目すれば最も効果的に 回路を小さくできるのか分からないため、まずは設計仕様 書通りに回路を記述し,その合成結果を見て作戦を立てよ うと思いました、また、設計仕様書通りの実装例を作って おくことで,最終的に自分の設計と比較対象をすることも

表1 設計仕様書に従ったアーキテクチャの合成結果

	遅延時間[ns]	面積[ゲート]
FFT 全体	4.98	62111
バタフライ演算器(ステージ1)	2.80	808
バタフライ演算器(ステージ2)	2.49	1061
バタフライ演算器(ステージ3)	2.75	1240
回転因子乗算器(ステージ1)	4.09	2928
回転因子乗算器(ステージ2)	4.29	3251

できます.

設計仕様書に従いRADIX-4のバタフライ演算器とシフ ト・レジスタを用いて設計した回路を図1に示します.各 ステージはパイプライン動作し、シリアルに入力される データを絶え間なく処理することが可能です. リオーダ処 理には64点データが格納可能なメモリを2セット用い,こ ちらも連続的にデータを流せるようにしました.回転因子 についてはあらかじめ計算しておいた三角関数値を格納し たROM を用いました.

この回路を米国 Synopsys 社の Design Compiler を用い て合成し、遅延時間および回路面積の評価を行った結果を 表1に示します、合成に用いたライブラリは台湾UMC (United Microelectronics Corp.)の0.18 μm プロセスで す.遅延時間の単位はns,回路規模は2入力NANDゲー トに換算した場合のゲート数としています.表1にはFFT 回路全体の合成結果のほかに、組み合わせ回路の中で大部 分を占めるバタフライ演算器と回転因子乗算器についても、 個別に合成した結果を示しています. 演算器の合計規模は 約9.000 ゲートであり、FFT 回路全体の約15%にしか過ぎ




図1 設計仕様書に従ったアーキテクチャ

各ステージはパイプライン動作し、シリアルに入力されるデータを絶え間なく処理することが可能、リオーダ処理には64点データが格納可能なメモリを2セット 用い,こちらも連続的にデータを流せるようにした.回転因子についてはあらかじめ計算しておいた三角関数値を格納したROMを用いた.

高速フーリエ変換回路設計の

ません、回路面積の大部分はシフト・レジスタやRAMな どで占められていることが分かりました.

これらの結果より、回路の大部分を占めるシフト・レジ スタやRAM といった記憶素子に焦点を当て、データの取 り回しを工夫してメモリを削減することが全体の回路規模 を小さくするのに効果的である,という結論に達しました.

2. 最小構成の FFT 回路

FFT を行うためには64点のデータが格納できる64ワー ドのメモリが最低限必要です,今回はこの最低限のメモリ のみを搭載することを考えました.また,演算器について もRADIX-4バタフライ演算器を一つだけ使用することに しました.

アーキテクチャの概略図を図2に示します.記憶素子は 64 ワードのメモリが1 個だけです.このメモリから必要な データを順次読み出し,バタフライ演算器,回転因子乗算 器でパイプライン的に演算を行い、演算後のデータは再び メモリに格納されます、このアーキテクチャでは単一メモ リにより演算を行うため、入力データは一定の間隔を置い て連続した64点が入力されるものとしています.

● 全体動作

本アーキテクチャでFFTを行うようすを説明します、全 体動作のタイミング・チャートを図3に示します.

最初の状態 DATAIN では,入力される64点のデータを

順次メモリに格納していきます、DATAIN 状態の最後の4 クロックでは、1ステージ目のRADIX-4バタフライ演算に 必要な4データをロードします.

次状態のSTAGE1では,同時に演算を行い,結果をメ モリに格納します.以降64サイクルかけて64点のデータ を順に計算し、1ステージ目の処理を終えます.

その後メモリへのアクセス・パターンを変え、同様に64 サイクルずつかけて2ステージ,3ステージの処理を行い ます、3ステージ目のデータ・ロードが終わり次第、リオー ダ順にメモリからデータをロードし, FFT モジュールから 出力を行います.

このアーキテクチャのスループットは1データ/4サイク ル,レイテンシは $64 \times 4 - 4 = 252$ サイクルです.




図2 小規模化を目指したFFT 回路のアーキテクチャ

記憶素子は64ワードのメモリが1個だけ.このメモリから必要なデータを 順次読み出し,バタフライ演算器,回転因子乗算器でパイプライン的に演算 を行い,演算後のデータは再びメモリに格納する.




図3 小規模化を目指したFFT 回路のタイミング・チャート

スループットは1データ/4サイクル,レイテンシは $64 \times 4 - 4 = 252$ サイクル.

● メモリ

FFTを効率良く行うためにメモリ・モジュールに持たせた特徴は以下の2点です.

- 入力ポート,出力ポートをそれぞれ独立に用意
- リオーダ処理を効率化する2種類のアクセス・モード

1点目については、データの読み出し、書き込みがそれぞれ独立して行えるよう、入出力ポートをそれぞれ一つずつ用意しました。これにより、必要なデータをロードしつつパイプライン的に演算器に流し込み、結果をメモリに格納することが可能となります。これで1ステージにつき無駄なく64クロックで演算を終えることができました。

2点目については,メモリへのアクセス・パターンを2種類用意することにより,リオーダ処理に要するサイクルを隠ぺいすることに成功しました.ステージ3の終了後,メモリに格納されているFFTの演算結果をリオーダ順に出力する際,アドレス $x=k_0+4k_1+16k_2$ のデータは, $y=16k_0+4k_1+k_2$ 番目に出力する必要があります.そのため,単純に図3のようにリオーダ順に出力しつつ次の64点データを入力するとメモリの上書きが生じ,演算結果が正しく出力されなくなってしまいます.

これを防ぐためには,リオーダ用のメモリをもう一つ用意するか,リオーダが終了してから次データを入力するかが考えられます.しかし前者は回路規模の増加に,後者はスループットの低下につながります.

そこで本設計ではリオーダ処理の特性に着目し,メモリ を増やすことなく図3のタイミング通りにリオーダを行う




図4 REVERSE モードにおけるメ モリへのデータ格納順序

つまり,次の入力データ $\{x_0, x_1, x_2, x_3, x_4, \dots\}$ がアドレス $\{0, 16, 32, 48, 4, \dots\}$ に格納されていく.

手法を考えました.

リオーダ処理に相当する関数を、

$$R(x) = k_2 + 4k_1 + 16k_0$$

($x = k_0 + 4k_1 + 16k_2$, $0 \le k_0$, k_1 , $k_2 \le 3$)....(1)

と定義します.ステージ3の終了後,リオーダ順にデータを出力するのでメモリは,R(i)= $\{0,16,32,48,4,\ldots\}$ の順にアクセスされます.この順で出力しつつデータを潰さずに次のデータを書き込むには,データ入力の順もリオーダ順R(i)= $\{0,16,32,48,4,\ldots\}$ とすればよいのです.つまり,次の入力データ $\{x_0,x_1,x_2,x_3,x_4,\ldots\}$ がアドレス $\{0,16,32,48,4,\ldots\}$ に格納されていくことになります(\mathbf{Z} 44、このようなメモリへのアクセス・モードを「REVERSE モード」と呼ぶことにします.なお通常のアクセス・モードは「NORMALモード」とします.

いったんREVERSE モードに入ると,後はすべてのメモリ・アクセスの際に式(1)に従いリオーダ順のアドレスに変換するだけで,正しく演算を行うことができます.さらに,リオーダ関数R(x)は2回作用させると,

$$R(R(x))=R(k_2+4k_1+16k_0)$$

= $k_0+4k_1+16k_2=x$ (2)

となり、元に戻る性質があります.よってREVERSE モードのリオーダ出力はメモリ・アドレス順の{0,1,2,3,4,...} となり、次データの入力順も元通り{0,1,2,3,4,...} となります.従って REVERSE モードと NORMAL モードを交互に繰り返すことによって、問題なく演算し続けることができます.

● バタフライ演算器

本設計で採用したバタフライ演算器は,基本的には設計 仕様書と同じものです.特徴としては,

- ●乗算回数の少ないRADIX-4バタフライ演算器
- ●シフト・レジスタによる連続4点のパイプライン演算が挙げられます.回路構成を**図**5に示します.

● 回転因子乗算器

このモジュールは回転因子ROMと符号付き乗算器からなります、主な特徴は以下の通りです。

- 使用する値のみを回転因子 ROM に格納
- ステージ1とステージ2でROM を共用

高速フーリエ変換回路設計の




図5 4点FFT演算回路 設計仕様書と同じである.

回転因子は,

$$W_{64} = \exp\left(-j\left(\frac{2}{64}\right)\right) \dots (3)$$

で与えられる W64 の0乗から63乗の値を取ります.しかし 実際に回転因子として使われる値はステージ1で,

$$W_{64}^{k_{4}(n_{0}+4n_{1})}$$
 (0 \le k_{0}, n_{0}, n_{1} \le 3)(4)

ステージ2で,

$$W_{64}^{k_1n_0} = W_{64}^{4k_1n_0} \quad (0 \le k_1, n_0 \le 3)$$
 (5)

であり,0乗から63乗のすべての値を用いる訳ではありま せん(図6). 使用しない値をROM に格納するのは回路がむ だになるので、上式で使用する値のみを ROM に格納する ことにしました.また,式(4)と式(5)から分かるように, ステージ2で使う値はすべてステージ1で使う値に含まれま す.そこでステージ2用に新たにROMを設けることはせず に,ステージ1のROMを共用し,アクセス・パターンを変 えることによりステージ2用の値を得ることにしました.

● 回路の評価

以上のような FFT 回路を HDL で記述し, Design Compiler により遅延時間と回路規模を評価しました. 合成 結果を表2に示します.実験条件は仕様書に従って設計し たときと同じです.

遅延時間についてはやや増加していますが,回路規模が 設計仕様書の約40%にまで減少しており、メモリ削減の効 果が確認できます. 各モジュールの内訳を見るとまだメモ リの比率が高く,全体の回路規模削減のためにメモリに着 目したことが有効であったことが分かります.

	ko						<i>K</i> 1				
		0	1	2	3			0	1	2	3
	0	W_{64}^{0}	W_{64}^{0}	W_{64}^{0}	W_{64}^{0}		0	W_{64}^{0}	W_{64}^{0}	W_{64}^{0}	W_{64}^{0}
	1	W_{64}^{0}	W_{64}^{1}	W_{64}^{2}	W_{64}^{3}		1	W_{64}^{0}	W_{64}^{4}	W_{64}^{8}	W_{64}^{12}
no+4n1	2	W_{64}^{0}	W_{64}^{2}	W_{64}^{4}	W_{64}^{6}	no	2	W_{64}^{0}	W_{64}^{8}	W_{64}^{4}	W_{64}^{24}
	÷	÷	:	:	÷		3	W_{64}^{0}	W_{64}^{12}	W_{64}^{24}	W_{64}^{36}
	15	W_{64}^{0}	W_{64}^{15}	W_{64}^{30}	W_{64}^{45}						
	((a) ス	テーシ	ř1				(b)	ステ-	-ジ2	

図6 回転因子

回転因子として0乗から63乗のすべての値を用いる訳ではない.

表2 小規模化を目指したFFT 回路の合成結果

		遅延時間[ns]	回路規模[ゲート]	
仕様書の回路		4.98	62111	
±n	FFT 全体	5.97	24708	
設計した回路	メモリ	0.48	16823	
	シフト・レジスタ	0.14	1315	
	バタフライ演算器	2.75	1240	
	回転因子乗算器	5.06	4063	

§3. マルチコア FFT 回路

コンパクトな FFT モジュールとして,最低限のメモリ を搭載した回路を設計しましたが、これだけでは少しおも しろみが足りません.この小さなFFT回路を元に,何か もう一工夫できないかと考えました.

とはいえ,実質的な作業に取り掛かったのが年が明けて からだったので,締め切りの1月26日まであまり時間があ りませんでした.ここまでの時点で既にあと2週間.厳し くなってきました.設計だけでなく FPGA 実装までぜひや りたいと思っていたので、限られた時間内でできるだけ効 果的でおもしろいアイデアがないか、頭を捻る日々でした、

● フレキシブルな FFT 回路に

これまで設計してきた回路は,スループットをやや犠牲 にしつつ,できるだけ小さな回路を目指したものでした. コンパクトなモジュールは、ほかの機能といっしょにシス テムへ組み込む際には非常に重宝すると思われます. しか し、用途によってはもう少し回路が大きくなってもいいか らスループットが欲しい,という要求があるかもしれませ ん.この場合,いちいち要求性能に応じた回路を設計して いたのでは効率が悪く,あまりうれしくありません.そこ で,設計したコンパクトなFFT モジュールをベースに,さ まざまなスループットに対応できる柔軟性の高いアーキテ




図7 マルチコアFFT 回路のアーキテクチャ

並列度Pの場合,メモリがP分割されてP個の演算器に割り当てられ,それぞれがメモリ分散型マルチプロセッサのように動作する.

クチャにしてはどうかと考えました.必要なスループット を与えると,それに応じたFFT モジュールが生成される フレームワークがあるときっと便利だろうと思いました.

思い立ったら早速設計です.まず,どのようにしてスケーラブルなスループットを達成するのかについて考えました.スループットを上げるには,動作周波数を上げるかデータを並列に処理するかが考えられます.

ここで、マイクロプロセッサなどで最近はやりの「マルチコア」というキーワードが浮かびました.深いパイプラインを切るのではなく、演算器コアを複数並べることで高性能を発揮するアプローチです.今回設計したFFT回路は、メモリ+FFT演算器というマイクロプロセッサに近い構成であり、容易にマルチコア化ができそうです.しかも、FFTではメモリに対する演算器の規模が小さく、FFTコアを増加させてもそれほど回路規模が増えないと考えられます.

そこで, 先に設計したコンパクトなFFT コアをスケーラブルに増加させるという方針で, フレキシブルなFFT フレームワークを作ることにしました.

● マルチコア回路の全体構成

マルチコア構成の概念図を**図**7に示します.並列度Pの場合,メモリがP分割されてP個の演算器に割り当てられ,それぞれがメモリ分散型マルチプロセッサのように動作します.各コアはそれぞれのローカル・メモリへアクセス可




図8 2 **コア**FFT 回路

能であり,ほかのコアのメモリにもアクセスすることができます.これにより,FFTの演算時間を1/Pに短縮することができます.

本設計では,並列度Pを指定することにより,所望のコア数のFFT 回路を生成できる環境を作成しました.

● マルチコア並列動作

マルチコアにより FFT を行う動作を説明します.例として並列度 P=2 の時の FFT 回路を \mathbf{Z} 8 に,動作のタイミング・チャートを \mathbf{Z} 9 に示します.

まず,データ入力状態 DATAIN では64 クロックかけて P個のメモリにデータを取り込みます.メモリが分散して いるので,始めの64/Pクロックでメモリ1に,次の64/P クロックでメモリ2 に,というように順番にメモリにデータを格納します.

DATAIN 状態の最後からステージ1のFFT 処理を開始し、必要なデータが各コアにロードします.この際,P=2ではコア1は $\{x_0, x_{16}, x_{32}, x_{48}\}$, $\{x_1, x_{17}, x_{33}, x_{49}\}$,…のデータを,コア2は $\{x_8, x_{24}, x_{40}, x_{56}\}$, $\{x_9, x_{25}, x_{41}, x_{57}\}$,…のデータをそれぞれ担当し,2並列でFFT の演算を行います.しかしコア1が必要とするデータのうち, $\{x_0, x_{16}\}$ はメモリ1に存在し, $\{x_{32}, x_{48}\}$ はメモリ2に存在します.同様にコア2 が必要とするデータのうち, $\{x_1, x_{17}\}$ はメモリ1 に, $\{x_{33}, x_{49}\}$ はメモリ2に存在するため,このままではメモリ・アクセスの競合が起こり並列に処理できません.

そこでコア1のデータ・アクセス順を $\{x_{32}, x_{48}, x_0, x_8\}$ のように変更し、先にほかのコアのメモリからデータをロードすることにしました。これに伴いバタフライ演算器

高速フーリエ変換回路設計の




図9 2コア動作時のタイミング・チャート レイテンシは160サイクル.

と回転因子乗算の制御を若干変更する必要が生じますが、 こうすることにより二つのコアが競合なくメモリ・アクセ スすることが可能となります.ステージ2以降は必要なデー タが $\{x_0, x_4, x_8, x_{12}\}$ のようにローカル・メモリ内に存在 するため,各コアが独立してFFTを行えます.並列度Pを 変えた場合にも同様にデータ処理の順番をずらすことによ り,メモリ・アクセスの競合を回避しています.

● 性能

Pコアで並列に処理することにより64点データを処理す る時間を短縮することができるため、スループットが向上 します.

Pコアで64点を処理するために要するサイクル数は, データ入力のサイクル数と3ステージのFFT 処理サイクル 数の和,

$$64 + 3 \times 64/P$$
(6)

となります.例えばP = 1, 2, 4の場合,それぞれ256, 160, 112となります. P = 2, 4では, それぞれスループッ トが1.6倍,約2.3倍向上することになります.

● 任意並列度 RTL の生成

本設計ではPコアのFFT回路をそれぞれ独立に設計する

のではなく,一つのソース・コードから複数並列度のRTL を生成できるようにしました、実現にはeRuby(embedded Ruby)注1を使用し, Verilog HDL コードにRuby スクリ プトを埋め込む形式を取りました.メモリ容量,個数,演 算器数などをすべてパラメータ化し, 与えられた並列度P に応じてRuby スクリプトにより適切なインスタンスを生 成します.また,メモリ・アクセスの制御部について並列 度Pに応じて配線や信号生成ができるようにしました.

最終的にはmake コマンドにより,

% make P=2

のように並列度を指定すると, PコアFFTのRTLコード 一式が生成される環境を作りました.

● 回路の評価

これまでと同様に Design Compiler によりクリティカ ル・パスの遅延時間と回路規模を評価しました. 合成結果 を**表**3に示します.

回路規模の小さな演算器のみを増やす効果により,4コ

注1:任意のテキスト・ファイルにオブジェクト指向言語 Ruby のスクリプ トを記述し、その出力を埋め込むことのできるしくみ、冗長な記述を 強いられる Verilog HDL のコーディングにおいては非常に重宝する. Emacsのverilog-modeと併用することでさらに効率的なコーディン グが可能となる.

表3 マルチコアFFT 回路の合成結果

	遅延時間[ns]	回路規模[ゲート]
仕様書の回路	4.98	62111
1コア	5.97	24708
2コア	6.38	32880
4コア	7.10	49755





図10 スペクトラム・アナライザ・システムの概要

マイクロホンなどから入力された音声信号にFFTを行い、その結果を外部の VGA ディスプレイに表示する.

アの場合でも設計仕様書より規模が小さくなりました. な お,8コアを超えると設計仕様書より回路規模が大きくな り, あまり実用的ではない回路となるので割愛しました.

遅延時間についてはいずれも設計仕様書より増えてし まっています. 今回は時間の都合上, 演算器内部をきちん とパイプライン化することができませんでしたが、適切に パイプライン化することにより動作周波数を改善すること が可能です.

4. FPGA への実装



まず, FFT で何をするかを考えました.比較的簡単に実 装でき,かつ直観的におもしろいものを作ろうと思い,音 声のスペクトラム・アナライザを制作することにしました. どうやって作ろうかと考えていたところ, ちょうど研究室 にあった米国 Xilinx 社の「ML403 Virtex-4 FPGA ボード」 が目に止まりました.このボードはFPGAのほかにPS/2, オーディオ, USB, Ethernet, VGA ディスプレイなどの インターフェースが利用できる機能が搭載され、さらに FPGA(Virtex-4 FX)にはPowerPCコアが内蔵されてお り、1枚のボードでかなりいろいろなことができます.以 前からこのボードで遊んでみたいと思っていたため、これ




写真1 スペクトラム・アナライザの動作の様子

画面上の右下のウィンドウがアナライザ、上段に通常のパワー・スペクトル を表示している. 下段はパワー・スペクトルの時間変化を表示している.

を使わない手はありません、ということでこのボードの機 能を活かしたスペクトラム・アナライザを作りました。

システムの全体像を図10に示します.今回使用するボー ド上の機能は AC97 オーディオ・コーデック, VGA ビデ オ・コントローラ, および FPGA に内蔵の PowerPC です. これらのモジュールはボード上のバスを介してお互い接続 されています、肝心のFFTモジュールはFPGA 上に実装 し,データの入出力を行うインターフェース越しにバスに 接続されています、構築したスペクトラム・アナライザの システムはマイクロホンなどから入力された音声信号に FFTを行い,その結果を外部のVGAディスプレイに表示 します.せっかくなので結果をきれいに,グラフィカルに 表示したいと思い, PowerPC上でLinux OS を動作させ, X ウィンドウ・システムを用いてアナライザの画面を描画 することにしました.

スペクトラム・アナライザを動作させている様子を写真1 に示します. 画面上の右下のウィンドウがアナライザです. 上段に通常のパワー・スペクトルを表示しています. 下段 はパワー・スペクトルの時間変化を表示しており、声紋を 観察することができます.

なお, 本システムは沖縄で開催されたコンテスト発表会 に持参し、デモを行いました、現地で正常に動いてくれる か不安でしたが,無事に動きほっとしました.

ひろもと・まさゆき

ひゅうが・ふみひこ

京都大学 大学院 情報学研究科 通信情報システム専攻 中村研究室 修 士2年(当時は1年)